台积电A16完成芯片背面供电验证：2nm级工艺重大突破
台积电A16完成芯片背面供电验证：2nm级工艺重大突破背面供电技术取得关键进展台积电（TSMC） 于2026年8月20日宣布成功完成 A16先进制程 背面供电技术的研发与验证。这是台积电在半导体制造领域的又一重大突破，标志着芯片背面供电架构从实验室走向量产迈出了关键一步。什么是背面供电？传统芯片制造中，供电线路和信号互连线路都位于芯片正面的金属层中，随着制程不断微缩，两者争夺布线空间的问题日益严重，导致线路拥塞和电压下降（IR Drop）等问题。背面供电技术 将供电路径移至芯片背面，将供电网络与信号传输网络物理分离，从根本上解决了这一矛盾。台积电的A16是业界首个采用超级供电轨背面供电架构的埃米级CMOS平台，代表了半导体制造工艺的前沿水平。性能提升显著根据台积电公布的数据，A16制程相比目前的 N2P制程 在性能方面有显著提升：同等功耗下，运算速度提升 8%至10%同速度下，功耗降低 15%至20%芯片密度 提升 8%至10%这些提升得益于背面供电架构带来的布线优化和供电效率提升，使芯片设计人员能够在更小的面积内实现更高的性能。量产计划与客户台积电表示，A16工艺预计将于 2026年第四季度 启动量产。据悉，该工艺有望率先应用于 英伟达（NVIDIA） 等客户的下一代AI芯片产品中。行业影响台积电A16的突破对整个半导体行业具有深远影响：技术路线：背面供电架构将成为3nm以下先进制程的标配技术竞争格局：台积电在2nm级工艺上继续保持领先地位应用前景：AI芯片、高性能计算芯片将率先受益与此同时，英特尔也在积极推进其背面供电技术（PowerVia），预计将在其20A和18A工艺中采用。两大半导体巨头的技术竞争将推动整个行业加速创新。小结： 台积电完成A16背面供电技术验证，这是业界首个采用超级供电轨背面供电架构的埃米级平台。相比N2P制程，同等功耗下速度提升8-10%，同速度下功耗降低15-20%，密度提升8-10%。预计2026年Q4量产，英伟达等客户有望率先采用。本文内容基于公开网络资讯整理
iPhone 18 Pro与折叠版iPhone Ultra面临DRAM短缺，首发或一机难求
距离苹果2026年秋季新品发布会仅剩不到六周时间，但一场严峻的DRAM内存短缺正在威胁iPhone 18 Pro系列和首款折叠机型iPhone Ultra的顺利首发。据半导体分析师蒂姆·卡尔潘独家报道，苹果及其供应商正在紧急抢购移动内存芯片，台积电目前持有约10亿美元价值的未封装苹果处理器，因缺少配套DRAM而无法完成封装工序。RAMageddon如何影响苹果供应链这场被业界称为RAMageddon的内存危机，根源在于存储芯片制造商将产能优先分配给利润率更高的AI数据中心用芯片，而非消费电子设备。这一趋势已经持续数月，此前已导致部分Mac产品线出现交货延长的情况。苹果的DRAM主要供应商为美光，另从SK海力士和三星获取补充供应，但三家厂商均面临产能紧张的局面。更复杂的是，iPhone 18 Pro搭载的A20 Pro芯片采用台积电2nm工艺制造，使用晶圆级多芯片模块（WMCM）封装技术，将处理器和DRAM在晶圆层面集成。这意味着DRAM必须与处理器同步封装，未完成的芯片无法简单地先存储、后补装。台积电约10亿美元的苹果处理器晶圆因此被迫搁置，等待内存到位后才能继续推进。折叠版iPhone Ultra最为脆弱在受影响的产品中，折叠版iPhone Ultra被认为是最容易遭遇供货不足的机型。该机型设计更为复杂，计划产量本就低于常规机型。据分析师估计，苹果计划在整个产品周期内生产约2亿台iPhone 18、18 Pro和Ultra的合计总量，其中Ultra占比不到10%，即低于2000万台。相关分析师此前的报告显示，折叠版在2026年下半年的出货量预计仅在数百万台量级。iPhone 18 Pro和Pro Max同样面临压力。供应链物料与行业爆料交叉验证显示，这两款机型将迎来涵盖屏幕、芯片、通信、影像、外观、续航在内的多达十二项硬件升级。苹果调整了发布节奏，计划在9月同步推出iPhone 18系列常规数字版、入门机型、Pro系列以及折叠版iPhone Ultra，形成史上最大规模的iPhone同时发布阵容。DRAM短缺波及更广这场内存危机并非仅影响苹果。中国存储芯片制造商长鑫存储（CXMT）此前拒绝了苹果的降价要求，反而增强了三星和SK海力士在定价方面的话语权。内存成本的上涨和AI基础设施对芯片的争夺，已经影响到整个消费电子行业的定价讨论和生产优先级。此前，苹果MacBook Air也因AI驱动的内存紧缺而出现明显的供货短缺。小结苹果和组装合作伙伴富士康预计能够满足首发初期的需求，但零售库存可能很快耗尽，线上预订的等待时间也可能延长。对于有意在首发日入手Pro机型或折叠版iPhone Ultra的消费者来说，尽早预购将是明智之选。这场内存短缺也再次提醒业界，AI基础设施建设对全球供应链的深远影响已从数据中心延伸至消费电子领域。本文内容基于公开网络资讯整理
台积电扩大CoWoS封装外包规模，2纳米制程年底月产目标10万片
2026年8月5日，科技媒体披露台积电正计划大幅扩大CoWoS先进封装工艺中的CoW（Chip-on-Wafer，芯片封装）外包规模，委托日月光等半导体封装测试（OSAT）供应商完成相关工序，以缓解AI芯片制造瓶颈并提高整体产能。这一举措凸显了全球AI算力需求对半导体供应链的持续压力。CoWoS：AI芯片制造的关键环节CoWoS全称为Chip-on-Wafer-on-Substrate，是台积电独有的一种先进封装技术。该技术将处理器芯片与高带宽内存（HBM）整合在同一个硅中介层上，再连接到基板。通过这种三维集成方式，CoWoS能有效提升AI芯片的数据传输带宽与运算效率，是当前制造高性能AI加速器不可或缺的关键环节。英伟达、AMD和博通等公司的旗舰AI芯片产品均依赖这一封装技术。为何需要扩大外包规模据报道，台积电目前估计占据全球AI芯片制造市场约90%的份额。仅靠内部产能已经无法满足激增的市场需求——英伟达、AMD和博通等公司持续飙升的AI加速器订单，使得CoWoS封装产能成为整个AI供应链中最紧张的瓶颈之一。将部分CoW封装步骤外包给日月光等OSAT供应商，成为台积电在短期内提升整体封装产能的有效策略。为承接台积电转出的新增订单，各大OSAT公司正在积极订购设备、建设新产线，并据称已与韩国材料和设备供应商展开采购洽谈。这表明AI芯片的需求拉动效应正在向整个半导体封装产业链扩散，带动上下游企业共同扩产。先进制程产能加速提升在扩大封装外包的同时，台积电正加速提升先进制程产能。据《经济日报》报道，受客户需求驱动，台积电2纳米制程的目标是在2026年底达到月产10万片晶圆，而当前月产能仅为2万片。3纳米制程则预计提前至2026年第四季度前达到月产18万片晶圆。值得关注的是，2纳米工艺已贡献台积电2026年第三季度营收的3%，且流片数量达到同阶段3纳米工艺的4倍。这表明2纳米制程的客户采用速度明显快于上一代节点，各大芯片设计公司正在积极将新一代产品迁移至2纳米平台。台积电赴美投资加码至2650亿美元在产能扩张的另一面，台积电董事长魏哲家近日宣布将在美国亚利桑那州加码投资1000亿美元，兴建多座2纳米及以下先进制程晶圆厂和先进封装厂。至此，台积电赴美投资计划累计高达2650亿美元，成为美国历史上规模最大的单笔境外直接投资之一。此次新增产能将全面聚焦于2纳米及以下的尖端制程逻辑芯片，旨在通过"集群化"布局将最先进的制造能力落地美国。小结：台积电扩大CoWoS封装外包规模的举措，反映出全球AI算力需求对半导体供应链的深刻影响。CoWoS作为AI芯片制造的关键瓶颈，其产能的扩展将直接决定英伟达、AMD等公司AI加速器的出货能力。与此同时，2纳米制程的快速爬产和赴美巨额投资，预示着半导体行业正在进入新一轮的产能竞赛。对于关注AI产业发展的观察者而言，先进封装产能的释放节奏将成为影响2026年下半年AI硬件供应的重要因素。本文内容基于公开网络资讯整理